台积电开启“挖坑”模式挺近3nm寻求更高的性能

FinFET器件的使用增加了单位面积的驱动强度，这意味着更高的电流密度和更大的电流瞬变。这种趋势导致芯片对电源电压的波动越来越敏感，从而加剧了系统设计的电源完整性挑战。电路设计人员依靠去耦电容器作为降低PDN阻抗的基本工具，通过去耦或旁路电路或互连的一部分来抑制噪声并改善整体PI。对于信号，来自互连的噪声可以通过去耦电容器分流，然后再传递到另一个电路。但是要做到这一点，必须控制寄生电阻和电感，这通常意味着去耦电容必须物理上靠近所需电路。

台积电针对高性能计算应用的主要封装是CoWoS(Chip-on-Wafer-on-Substrate)。这种2.5D晶圆级系统集成用于将多个裸片（Die）有效地集成到硅中介层上。硅的使用实现了非常精细的亚微米互连。此外，它还可以使用更小的微凸点，从而可以以更低的每比特能量实现更高的信号密度和更高的带宽，这对于高性能芯片来说是理想的。CoWoS被广泛用于包括GPU，CPU，矢量处理器，神经处理器和可编程开关的产品。

英特尔Barefoot Tofino 2是基于CoWoS的产品，结合了7纳米逻辑和HBM2内存

为了帮助降低信号噪声并确保稳定的电压，TSMC利用封装中已经存在的硅衬底来实现高密度金属-绝缘体-金属（MiM）去耦电容器，该电容器有可能被用来替代或辅助某些电容器。较大的分立MLCC组件中，否则必须安装在顶部。

台积电在IEDM 2014上介绍了新的HD-MiM。高K MiM插入在Si中介层的Metal1和Metal2层之间。由于它们恰好位于插入器中，因此可以有效地用于系统级去耦应用。在时间上，讨论了串联的1、2和3的decap组合，分别提供了17.2、4.3和1.9 fF / µm²的电容。使用HD-MiM，在200mm²的整个电容器面积上，HD-MiM可以为插入式芯片提供约3.5μF的总电容。

挖深沟

未来的高性能电路需要更好的去耦电容器来缓解下垂和吸收瞬变。在本周早些时候举行的2019 IEDM上，台积电推出了iCAP。iCAP采取了一种截然不同的方法–台积电（TSMC）选择垂直走深槽，而不是水平走线。台积电第一次采用这种方法是在几年前，当时苹果公司推出了A10处理器，该处理器使用了InFO封装和Through InFO Via（TiV）。台积电在那里用DTC代替了MLCC LSC和类似组件，以便显着增加可能的电容密度。

由于tsv和DTCs同时存在于同一硅片上，因此构建iCAPs有两种方法。在DTC-first方法中，深沟是在TSV过程之前形成的，这意味着必须特别注意确保TSV热预算不会影响DTCs。另外，在TSV优先流中，TSV结构首先使用标准的TSV流程形成，但是必须特别注意减轻TSV相关问题，如通过凸形现象。与HD-MiMs一样，DTC封装电路的一个主要优点是，它们可以自由地尽可能靠近所需的电路(类似于片上封装电路)，但附加的优点是深沟槽允许更高的电容。此外，由于这可以在整个1700 mm²的插层中实现，而插层的顶部有各种各样的芯片，因此可以对DTCs进行更精细的设计，以更好地解决上面芯片的PI问题。